AC em 2025-2026
Slides das aulas no ano letivo 2025-2026
Todos os materiais estão partilhados de forma gratuita para quem os queira estudar. Quem os queira reutilizar deve salvaguardar os direitos autorais e a propriedade intelectual de quem os criou.
Trabalhos de Projeto do curso de LDSA, em destaque no ano letivo 2025-2026
---------------------------------
O que foi pedido
---------------------------------
Projeto e implementação em VHDL/Vivado para a placa
AMD Zync-7000, de alguns componentes de uma microarquitetura RISC de 16
bits, didática, baseada em ARM.
- ALU: Unidade Aritmética (UA), Unidade de Deslocamento (UD), Unidade Lógica (UL);
- Unidade de extensão de sinal;
- Banco de 8 registos de uso geral;
- Memória de Dados.
Operações realizadas pela ALU, em inteiros com sinal: Adição, Subtração,
AND, OR, NOT, deslocamento à esquerda e à direita;
Operações sobre registos e imediatos;
Flags: Z, N, O, C;
Memória: Litle Endian; Endereços de Byte; Palavras de 16 bits; Instruções Load e
Store;
Testbench para testar a arquitetura;
Síntese para implementação na placa Zync.
Componentes facultativos:
- Memória de instruções;
- Program Counter (PC);
- Geração do endereço seguinte;
- Instruction Registry (IR);
- Instruções de Salto Incondicional e Condicional;
- Máquina de estados para controlo do Datapath (ciclo único e/ou Pipeline);
- Assembly e Assemblador.
----------------------------------
O que os estudantes fizeram
----------------------------------
Grupo 7 (LDSA)
Autores: Pedro Formosinho, Manuel Homem, Miguel
Santos
Data: 27 de dezembro, 2025
Introdução
Este
projeto consiste no desenvolvimento de uma arquitetura de processador de 16
bits em VHDL, no âmbito da Unidade Curricular de Arquitetura de Computadores. O
objetivo central é implementar um processador simplificado do tipo RISC
(Reduced Instruction Set Computer) para compreender a interligação entre os
principais blocos funcionais de um sistema computacional.
 |
| Diagrama de blocos |
Grupo 2 (LDSA)
Autores: Daniel Alves, José Lopes, Luísa
Ferreira
Data: 31 de
dezembro, 2025
Introdução
Este projeto consistiu no
desenvolvimento e implementação em VHDL de uma arquitetura simplificada de um
processador de 16 bits, seguindo os princípios de uma arquitetura RISC. O
sistema foi projetado de forma modular, integrando componentes fundamentais como
uma Unidade Lógica e Aritmética (ALU), capaz de realizar operações de soma,
subtração, lógica booleana e deslocamentos , um Banco de Registos com
capacidade de leitura e escrita simultânea e uma Unidade de Controlo
responsável pela descodificação de instruções e gestão de sinais.
O processador opera com
instruções de 16 bits e utiliza o sistema de memória Little Endian, suportando
a utilização de um imediato ou do operando de um registo. O projeto teve como
objetivo a implementação prática dos conceitos estudados de forma teórica na UC
de Arquitetura de Computadores.
Comentários